还是建议使用一个专门的 MCU 作为下位机辅助，下位机专门做 SPI 信号处理。
树莓派 SPI CS与SCLK时间间隔过大的问题
在使用树莓派的SPI过程中发现SPI的片选CS的下降沿与第一个SCLK上升沿的时间间隔过大，按照预期应最多几个SCLK周期，如图所示，使用的是树莓派4，SPI速率为62.5MHz，连续传输10000字节数据，波形的采样率为200MHz，可以看出这个延时间隔大概有17.64us，虽然可以进行数据传输，但项目要求每次SPI输出间隔较小，这个延迟时间是不可接受的，请问是否有办法解决呢？
https://sm.ms/image/WM3aBjCTqXR21rd
https://sm.ms/image/WM3aBjCTqXR21rd
登录 或 注册 后可回复。
这里由以下店铺的技术人员在此免费提供能力范围内的技术支持。
排障问题发帖注意事项：
1、请尽可能将故障说明清晰，列明例如使用环境和做了哪些操作和配置等。
2、排障中已经做了哪些尝试，如果能在问题中进行描述将极大提高解决问题的效率。
3、对于需要自身完成知识积累才能解决的问题，请自行通过搜索引擎寻找资料学习。